4 paměťové řadiče na Niagaře

Čipy s kódovým označením Niagara, jež připravuje společnost Sun Microsystems, budou využívat čtyři vestavěné pam...


Čipy s kódovým označením Niagara, jež připravuje společnost Sun Microsystems,
budou využívat čtyři vestavěné paměťové řadiče. Důvodem jejich implementace je
dle vývojářů firmy snaha o udržení maximální efektivity provozu multijádrového
procesoru při synchronním zpracování více instrukčních vláken.
Nové čipy Niagara dokáží současně zpracovávat až 32 vláken kódu. Každé z osmi
jader pojme čtyři. Integrací čtyř DDR2 paměťových řadičů přímo na čip chce Sun
zabezpečit natolik masivní přísun dat ke všem jádrům, aby nenastávaly žádné
prodlevy. Integrované řešení umožňuje řadičům pracovat na frekvenci shodné s
taktem procesoru.
Podpořený přísun dat k jednotlivým jádrům procesoru s sebou přinesl potřebu
podstatně menší vyrovnávací paměti. Oproti konkurenčním high-endovým čipům
Itanium 2 nebo Power 5 firem Intel a IBM, jež využívají 24, respektive 36 MB
paměti cache, si Niagara vystačí s pouhými 3 MB.
Očekávaná spotřeba nového čipu činí 70 W, což je o 30 W méně, než kolik má mít
Intelem připravované Itanium 2. Malá vyrovnávací paměť a stálé zatížení
procesoru by čipům běžně přineslo vyšší energetické nároky. Na rozdíl od jiných
procesorů, jež nevytížené části procesoru uvádějí do klidového režimu, totiž
Niagara neustále zásobuje jádra dalšími vlákny kódu z fronty ve vyrovnávací
paměti. Relativně nízká hodnota spotřeby souvisí s technikami dynamické správy
napájení, jež Sun vyvinul. Představitelé firmy očekávají, že se Niagara se svým
poměrem výkon na watt dostane na přední místa mezi procesory. Servery s novými
procesory Sparc, jež nesou kódová jména Niagara a Rock, hodlá společnost
představit počátkem příštího roku. Většinu roku 2005 Sun obětoval podpoře svých
x86 procesorů Galaxy.









Komentáře
K tomuto článku není připojena žádná diskuze, nebo byla zakázána.