Superpočítač na čipu

Více než bilion operací za sekundu by v roce 2012 měla přinést nová architektura procesorů. Vědci v oboru počíta...


Více než bilion operací za sekundu by v roce 2012 měla přinést nová
architektura procesorů.

Vědci v oboru počítačových věd na Texaské univerzitě v Austinu pracují na
převratné mikroprocesorové architektuře takové, která údajně vyřeší některé
nejpalčivější problémy, jimž dnes musejí návrháři čipů čelit. Pokud budou
úspěšní, přinese jejich úsilí financované americkým ministerstvem obrany
procesory nebývalého výkonu a flexibility nasazení. Už po několik desetiletí se
hustota tranzistorů na čipu přinejmenším každé dva roky zdvojnásobuje. Funkčně
pokročilé obvody využívají takové metody zpracování, jako je predikce větvení
programu a spekulativní provádění příkazů, k vybudování mohutných pipeline,
které zvyšují výkonnost procesoru tím, že mu umožňují provádět více instrukcí
zároveň. Avšak rostoucí složitost takových obvodů a také teplo, které
produkují, signalizují limity tohoto přístupu. Spíše než na stavbu rychlejšího
procesorového jádra se návrháři čipů proto začínají zaměřovat na umístění
většího počtu jader na čip.

Perspektivní Trips
Doug Burger, profesor počítačových věd Texaské univerzity, upozorňuje na
skutečnost, že aplikační software dokáže využít více jader pouze tehdy, pokud
programátoři vhodně strukturovali své programy pro paralelní zpracování. To je
ovšem pro některé aplikace obtížné nebo nemožné. "Průmysl se blíží k bariéře
programovatelnosti a předává Černého Petra softwaru s nadějí, že programátoři
budou umět pro takové systémy tvořit programy," tvrdí Burger.
Naděje na posun v této problematice vkládá Burger s kolegy do nového
mikroprocesoru a příslušné architektury instrukční sady pojmenované Trips
neboli Tera-op Reliable Intelligently Adaptive Processing System. "Našim cílem
je využít souběžnosti (paralelnosti), ať už vám ji programátor nabídne nebo
ne," vysvětluje Burger.
Architektura Trips k tomu využívá několika technik. Za prvé, kompilátor systému
Trips posílá ke zpracování kód v blocích sestávajích až ze 128 instrukcí.
Procesor na blok "pohlíží" a zpracovává jej najednou, jako celek, jako by to
byla jediná instrukce. Tím výrazně zjednodušuje řídicí procesy spojené se
zpracováním instrukce.
Za druhé, instrukce uvnitř bloku se zpracovávají po způsobu "datového toku",
což znamená, že se každá instrukce provede, jakmile přijdou její vstupní
hodnoty, nikoliv v nějaké posloupnosti určené kompilátorem nebo programátorem.
"Takto plynou data instrukcemi," vysvětluje Steve Keckler, rovněž profesor
počítačových věd, který je vedle Burgera dalším vedoucím projektu Trips.

Zvýšení efektivity
V rámci bloku může kompilátor Trips spojit dvě instrukce, které se nacházejí na
různých cestách, do jediné. Děje se tak v případě, že mají shodný cíl a funkci.
"Pokud to porovnáme s dřívějšími návrhy založenými na principu datového toku,
dostává kompilátor díky našemu agresivnímu modelu datového toku příležitost
produkovat daleko kompaktnější a efektivnější kód," říká profesorka Kathryn
McKinleyová, která vede v projektu Trips sekci kompilace.
Vědci z Texaské univerzity tedy pracují na nové mikroprocesorové architektuře,
zaměřující se na překonání bariér, jež pocházejí z nadměrného přehřívání a
řízení procesů zpracování, a která nakonec přinese bilion operací za sekundu.
Efektivní realizace datového toku je tedy možná díky postupu direct target
encoding (přímé cílené kódování), při němž se výsledky zpracování jedné
instrukce převádějí přímo do další, aniž by se dočasně ukládaly v souboru
ústředního registru. To dále snižuje procesní náklady a urychluje výpočet.
Pokud provedeme porovnání s tradičními metodami zlepšování výkonnosti se
zvyšováním rychlosti hodinového taktu procesoru a stavbou mohutnějších pipeline
přináší vylepšení výkonu založené na těchto technologiích jen mírné zvýšení
spotřeby energie.
Pro konstruktéry čipů představuje spotřeba energie výzvu, která je nutí
přiklánět se k vícejádrovým čipům. Mark McDermott, který dříve pracoval jako
inženýr u firmy Intel a nyní je viceprezidentem společnosti Coherent Logix v
Austinu, říká: "Podívejte se na takové Pentium. Je tu spousta řídicí logiky,
řídiících tranzistorů, které vlastně nijak nepracují prostě jen spotřebovávají
energii." Architektura Trips se snaží část takové složitosti vrátit zpět do
kompilátoru.
"Oblast, ve které architektura Trips skutečně zřetelně vynikne, představují
výpočetní operace s datovými toky o velmi vysokém výkonu, jako například
softwarově zpracovávaný radiosignál," vysvětluje McDermott.

Realizace
Podle názoru vývojářů fungují technologie datového toku s architekturou Trips
docela dobře ve všech třech typech softwarové paralelnosti: na úrovni
instrukcí, na úrovni vláken kódu a jako paralelismus datový. Proto se říká, že
je Trips "polymorfní", čímž se chce říci, že dokáže dobře fungovat v širokém
spektru rozličných aplikací vědeckých, komerčních i vestavěných.
A to je přesně ta vlastnost, již hledala agentura DARPA (Defense Advanced
Research Projects Agency) ve svém projektu Polymorphous Computing
Architectures. DARPA, která přispívá na Trips částkou 15,4 milionu dolarů,
hledá čip, jenž by byl schopen v řadě aplikací trvale dosahovat až 1 bilionu
operací za sekundu (tera-operací).
Univerzita předá svůj návrh architektury Trips firmě IBM, která do února vyrobí
prototypy čipů. Tyto procesory budou mít dvě jádra a každé z nich zpracuje
současně 16 instrukcí. Keckler udává, že při frekvenci 500 MHz bude mít každý
čip výkon 16 miliard operací za sekundu. Univerzita rovněž hledá odvětví, kde
by se technologie dala obchodně využít, aby mohlo být dosaženo cíle daného
agenturou DARPA, tj. nabídnout v roce 2012 čipy s kmitočtem 10 GHz schopné
vykonat 1 bilion operací za sekundu.
Široká dostupnost komerční cestou je dalším cílem, který DARPA mimo jiné
sleduje. Taková výjimečná všestrannost by znamenala pro Pentagon možnost
nakupovat levné nespecializované čipy za zlomek toho, co nyní platí za
exotické, na míru šité procesory pro jednotlivé systémy.
Chuck Moore, vedoucí pracovník společnosti Advanced Micro Devices, tvrdí, že
architektura Trips nabízí řadu zajímavých perspektiv. "Principy jsou v dobré
shodě se způsobem skutečného chování programu," říká. "Polymorfní vlastnosti
Tripsu by mu mohly umožnit fungování při širokém spektru pracovní zátěže."
Jednou z největších výzev pro to, aby se stal vedoucím procesorem na trhu, je
kompatibilita se současným softwarem a operačními systémy, zejména pak
kompatibilita s x86, upozorňuje Moore. Možným způsobem, jak si kompatibilitu
zachovat, je podle něj využití Tripsu jako koprocesoru. "Univerzální procesor
(míněn x86) by mohl předávat obtížné úlohy koprocesoru a sám přitom udržovat
kompatibilitu s původními systémy."









Komentáře
K tomuto článku není připojena žádná diskuze, nebo byla zakázána.