Výrobci procesorů plánují výrazné snížení spotřeby budoucích čipů

Tento projekt nazvaný Steeper má v plánu eliminovat spotřebu energie procesoru skoro na nulu, když je v pohotovostním režimu, a desetkrát zmenšit spotřebu při jeho využívání.

Švýcarská univerzita Ecole Polytechnique Federale de Lausanne (EPFL) koordinuje tento projekt a výzkumná laboratoř společnosti IBM v Curychu, Infineon Technologies a Global Foundries, přispívají zkušenostmi, stejně tak šest evropských výzkumných institucí. Evropská komise poskytuje finanční prostředky ze Sedmého rámcového programu Evropské unie.

"Naší vizí je sdílet tento výzkum, abychom umožnili výrobcům vyvinout "Svatý grál" v elektronice, počítač, jež spotřebovává zanedbatelné množství energie, když je v režimu spánku, takové zařízení označujeme jako zero-watt PC," prozrazuje Adrian Lonescu, projektový koordinátor z EPFL. Tento design by poté mohl být aplikován také na přenosná elektronická zařízení, což by mohlo potencionálně prodloužit životnost baterie.

Tento tříletý projekt bude hledat alternativní možnosti ke standardnímu CMOS (complementary metal-oxide-semiconductor) vzoru, jež je využíván prakticky ve všech komerčních počítačových čipech dneška. Nový přístup má využívat nanovláknovou technologii TFETs (tunnel field effect transistors) jako alternativu k MOSFTs (metal-oxide-semiconductor field-effect transistors), jež je využívána v CMOS čipech.

Dobře navržený TFETs by mohl snížit celkovou spotřebu energie čipů a prakticky eliminovat spotřebu v pohotovostním režimu, tvrdí výzkumníci.

Zbytečná spotřeba energie v pohotovostním režimu je něco, co velmi znepokojuje EU. I když je procesor v pohotovostním režimu, stále může spotřebovávat malé množství energie, je to podobné jako když děravý kohoutek stále propouští malé množství vody, i když je pevně zavřený. EU odhaduje, že zařízení v pohotovostním režimu spotřebovávají deset procent veškeré energie využité v domovech a kancelářích.

Výzkumníci doufají, že nový design jim umožní uzavřít tranzistorovou bránu pevněji - což zmenší únik energie - a také že budou využívat méně energie k otevření a uzavření brány. Konkrétně chtějí vědci snížit provozní napětí na 0,5 voltu nebo o řád oproti dnešním procesorům.

TFETs budou vyrobeny z křemíkových a z křemíkovo-germaniových materiálů a budou využívat kvantově mechanické band-to-band tunneling k dosažení účinnějšího přepínání funkcí. Polovodivá nanovlákna, jež budou mít jen pár nanometrů v průměru, budou kontrolovat tranzistorové kanály.